PATENT ABSTRACTS OF JAPAN

(11) Publication number:

06-083642

(43) Date of publication of application: 25.03.1994

(51)Int.CI.

G06F 9/46 G06F 9/46

(21)Application number: 04-233202

(71)Applicant : NEC CORP

(22)Date of filing:

01.09.1992


(72)Inventor: FUKUI TAKAHIRO

(54) INTERRUPTION CONTROLLER

(57) Abstract:

PURPOSE: To accept and process even the interruption requests that have the priority levels lower than those of the priority ordering interruption requests produced continuously by a defect.

CONSTITUTION: An interruption end detecting logic 9 detects the end of the interruptions given from a microprocessor 14. An interruption mask data control logic 8 which receives an interruption end signal 108 generates the interruption mask data 110 based on the state of an interruption service register 6 set when the end of the interruptions is detected and an interruption request signal 105. Then the logic 8 writes the data 110 in an interruption mask register 7. The interruption processing jobs are carried on thereafter based on the data 110.



LEGAL STATUS

[Date of request for examination]

20.12.1996

[Date of sending the examiner's decision of

rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2988139

[Date of registration]

08.10.1999

[Number of appeal against examiner's decision

of rejection

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

08.10.2002

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(川)特許出班公開各号

特開平6-83642

(43)公開日 平成6年(1994)3月25日

(51) Int.CL5

321

FΙ 鐵別記号 庁内整理番号 8120-5B

技術要示信所

G06F 9/46

3 1 1 E 8120-5B

審査前水 未請求 請求項の数1(全 10 頁)

(21)出順登号

(22)出取日

特類平4-233202

平成4年(1992)9月1日

(71)出題人 000004237

日本電気株式会社

京京都港区芝五丁目7番1号

(72)発明者 福井 孝宏

東京都港区芝五丁目 7 鲁 1 号日本電気株式

会社内


(74)代理人 弁理士 京本 直樹 (外2名)

(54)【発明の名称】 部込み制御装置

(57)【要約】

【目的】優先順位付け割込み要求が不具合により直続し て発生した時、それよりも優先順位の低い割込み要求を も受付け処理できるようにする。

【構成】割込み終了検知ロジック9でマイクロプロセッ サ14からの割込終了を検知する。割込終了信号108 を受信する割込みマスクデータ制御ロジック8は、割込 み終了を検知した時の割込みサービスレジスタ6の状態 と割込み要求信号105により割込みマスクデータ11 0を生成し、割込みマスクレジスタ?に書込む。との割 込みマスクデータ110に基づき引続き割込み処理を行 なう。



(2)

【特許請求の毎囲】

【請求項1】 複数の割込み要求を受け付けて優先順位 を決定する手段と、前記割込み要求の禁止情報を保持す る手段と、マイクロプロセッサに割込み要求を通知する 手段と、割込みルーチンアドレスを発生して前記マイク ロプロセッサに出力する手段と、前記マイクロプロセッ サからの割込み終了信号を検知する手段と、前記割込み 終了検知手段の状態および前記割込み要求を禁止する割 込み禁止手段とを有することを特徴とする割込み副御装

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はマイクロコンピュータ等 における割込み割御装置に関し、特に複数の割込み要求 の優先順位を調酬する割込み制御基置に関する。

[00002]

【従来の技術】従来、この種の劉込み副御基置はマイク ロプロセッサと共に用いられ、外部からマイクロプロセ ッサへの割込み要求を制御している。

ブロック図である。図8に示すように、従来の割込み制 御装置18は、外部装置からの割込み要求信号105の 状態を保持するための割込み要求レジスタ4と、割込み 要求の禁止情報を保持するための割込みマスクレジスタ 7と、割込み要求105の優先順位を決定するための優 先決定ロジック5と、割込み要求をマイクロプロセッサ 14に通知するための制御ロジック3と、割込みルーチ ンアドレス107を発生するための割込みルーチンアド レス発生ロジック2と、現在受け付けられている割込み いる。また、かかる割込み副御慈麗しaはこれらの他に データバスバッファ10と、リード/ライトコントロー ル11と、内部データバス12とを有している。この割 込み副御美禮1aはデータバス13によってマイクロブ ロセッサ14と接続され、しかも割込み(INT)信号 101と、割込みアクノリッジ (INTA) 信号102 と、リード信号103ねよびライト信号104との送受 信を行う。尚、劉込み要求信号105は通常複数本存在 し、各々基礎が接続されている。

【0004】まず、各装置からの割込み要求が発生する 40 と、制込み制御装置1aに割込み要求信号105が送出 され、割込み要求レジスタ4をセットする。複数の割込 み要求が発生した場合は、優先決定ロジック5が割込み マスクレジスタ子の内容を参照して割込み要求信号10 5の優先度を決定する。マイクロプロセッサ14に対す る割込み要求は副御ロジック3を経由し、割込み(1N T) 信号101によって通知される。

【0005】次に、マイクロプロセッサ14は割込み信 号(INT)101を受信し割込みを受け付けてもよい と判断すると、割込みアクノリッジ(INTA)信号1~50~レジスタの内容を変更しない振り、いつまでたっても受

02を制御ロジック3に出力する。この割込みアクノリ ッジ (INTA) 信号102を受け取ると、制御ロジッ ク3は割込みルーチンアドレス発生ロジック2に割込み ルーチンアドレス発生健毎106を出力する。割込みル ーチンアドレス発生ロジック2は最も優先度の高い割込 みのルーチンアドレス107を内部データバス12と、 データバスバッファ10を経由したデータバス13とに 出力する。この時、該当する劉込み要求レジスタ4がク リアされ、該当する割込みサービスレジスタ6をセット 10 する。

【0006】一方、マイクロプロセッサ!4はデータバ ス13より割込みルーチンアドレス107を取り込み、 割込み処理を行う。このマイクロプロセッサ14での割 込み処理が終了すると、マイクロプロセッサ14は外部 装置に対し割込み終了データを通知する。これにより、 該当する割込みサービスレジスタ6がクリアされる。ま た。この時までに割込み要求信号105はインアクティ ブにする必要がある。

【0007】更に、リード/ライトコントロール11は 【0003】図8は従来の一例を示す割込み制御鉄置の 20 マイクロプロセッサ 14よりリード (RD) 信号 103 およびライト(VR)信号104を受信し、リードある いはライトの制御を行うくが、割込み動作とは直接関係 ないので、説明を省略する。

【0008】図9は図8に示す割込み副御装置の割込み 動作のタイミング図である。図9に示すように、まず割 込み要求信号105がアクティブになり割込み要求があ ることを知らせると、創込み制御装置laは割込み(i NT) 信号101をアクティブにしマイクロプロセッサ 14へ出力する。次に、マイクロプロセッサ14は割込 要求を示すための割込みサービスレジスタ6とを備えて「30」み(LNT)信号101を受け付けた後、割込みアクノ リッジ (! NTA) 信号102を返送する。この割込み アクノリッジ倡号102は2回のパルスが送出される。 【0009】一方、割込みルーチンアドレス107は割 込みアクノリッジ(1NTA) 信号102の2回目のパ ルスに対応してデータバス13に出力される。しかる 後、マイクロプロセッサ14での割込み処理が終了する と、マイクロプロセッサ14は外部装置に対し割込み終 了データを通知する。この時までに割込み要求信号10 ちはインアクティブになっている必要がある。

[0010]

【発明が解決しようとする課題】上述した従来の割込み 制御装置は、優先順位の高い割込み要求に対する処理が 終了した時、マイクロプロセッサからの割込み終了の通 知がある前に、この割込み要求をインアクティブにする 必要がある。そのため、かかる割込み要求に不具合が発 生し且つこの割込み要求がアクティブになったままのと き、新たな割込み要求が発生したと判断して再び割込み 処理を開始する。その結果、優先順位の低い割込み要求 は、マイクロプロセッサからの命令により割込みマスク

(3)

け付けられないという欠点がある。

【①①!!】本発明の目的は、かかる優先度の高い割込 み要求が連続して発生したときでも、割込み禁止情報を 変更せずに優先度の低い割込み要求も受け付けられるよ うにする割込み訓御装置を提供することにある。

[0012]

【課題を解決するための手段】本発明の割込み副御慈農 は、複数の割込み要求を受け付けて優先順位を決定する 割込み禁止手段と、前記割込み要求の禁止情報を保持す る手段と、マイクロプロセッサに割込み要求を追知する 10 手段と、割込みルーチンアドレスを発生して前記マイク ロプロセッサに出力する手段と、前記マイクロプロセッ サからの割込み終了信号を検知する手段と、前記割込み 終了検知手段の状態および前記割込み要求を禁止する手 段とを有して構成される。

[0013]

【実施例】次に、本発明の実施例について図面を参照し て説明する。図1は本発明の一葉施刊を示す割込み制御 藝麗のブロック図である。 図1 に示すように、本実施例 の割込み制御装置1は、外部装置からの割込み要求10 5の状態を保持するための割込み要求レジスタと、割込 み要求の禁止情報を保持するための割込みマスクレジス タイと、割込み要求の優先順位を決定するための優先決 定ロジック5と、割込み要求をマイクロプロセッサ14 に道知するための制御ロジック3と、割込みルーチンア ドレスを発生するための割込みルーチンアドレス発生ロ シック2と、現在受け付けられている割込み要求を示す ための割込みサービスレジスタ6と。マイクロプロセッ サ14からの割込み終了を検知するための割込み終了検 知ロジック9と、この割込み終了検知ロジック9の状態 30 と割込み要求信号105ねよび割込みサービスレジスタ 6からの情報により割込みマスクレジスタ子に書込むデ ータを制御するための割込みマスクデータ制御ロジック 8と、データバスバッファ10と、リード/ライトコン トロール11と、内部データバス12とを有している。 この部込み制御装置1は割込み(INT)信号101 と、都込みアクノリッジ(【NTA)信号102と、リ ート信号103およびライト信号104とをマイクロブ ロセッサ14との間でやり取りし、データはデータバス 13により転送される。尚、割込み要求信号105は通 46 高複数本存在し、各々装置が接続されている。

【0014】まず、各装置からの割込み要求が発生する と、割込み要求信号105により割込み制御装置1の割 込み要求レジスタ4をセットする。このとき、複数の割 込み要求が発生した場合は優先決定ロジック5が割込み マスクレジスタイの内容を参照して割込み要求信号10 5の優先度を決定する。この優先決定ロジック5で優先 度が決定されると、制御ロジック3を駆動してマイクロ プロセッサ14に対する割込み要求が行なわれる。 すな よって通知する。

【0015】次に、マイクロプロセッサ14は割込み信 号(INT)101を受け付けた後割込み制御装置1の 制剤ロジック3に出力する。このマイクロプロセッサ1 4からの割込みアクノリッジ(INTA)信号102を 受け取ると、制御ロジック3は割込みルーチンアドレス 発生ロジック2に対し割込みルーチンアドレス発生信号 106を出力する。この割込みルーチンアドレス発生回 路2からは、最も優先度の高い割込みルーチンアドレス 107が内部データバス12と、データバスバッファ1 0を経由したデータバス13とに出力される。この時、 該当する割込み要求レジスタ4がクリアされ、該当する 割込みサービスレジスタ6がセットされる。一方、マイ クロプロセッサ14はデータバス13より割込みレーチ ンアドレス107を取り込み、割込み処理を実行する。 しかる後、マイクロプロセッサ 1.4での割込み処理が終 了すると、マイクロプロセッサ14は外部装置に対し割 込み終了データを通知するとともに、該当する割込みサ ービスレジスタ6をクリアさせる。これにより、割込み 20 終了検知ロジック9は割込み終了データをデコードして 割込み終了信号108と、割込み要求信号105と、割 込みサービスレジスタ6からの割込みサービス信号10 9とが入力される。

【0016】図2は図1に示す割込みマスクデータ制御 ロジックの構成図である。図2に示すように、との割込 みマスクデータ副御装置8はアンド素子24~26と、 ラッチ21~23とにより構成される。いま、一つの割 込み要求信号105が受け付けられ、その後割込み終了 データが通知されたのにもかかわらず割込み要求信号 1 05がアクティブのままであるとする。かかる場合に は、該当する割込み要求のアンド素子24の出力信号が アクティブになるとする。このため、割込み終了信号1 08に対応して該当するラッチ21にデータが保持さ れ、割込みマスクデータ110が出力される。従って、 この割込みマスクデータ110は割込み終了信号108 に対応して割込みマスクレジスタ7に書込まれる。この ため、鬱込み要求は鬱込み禁止となり、かかる割込み要 求よりも優先度の低い割込み要求を受け付けることが出 来るようになる。

【0017】図3は図1に示す割込み終了検知ロジック の構成図である。図3に示すように、との割込み終了検 知口ジック9はEXNOR素子27~29と、NAND 景子30とにより構成される。これらEXNOR素子2 7~29には、内部データバス12からのデータと割込 み終了データとが入力され、その結果最終的にNAND 景子30より割込み終了信号108が出力される。

【0018】図4は図1および図2に示す劇込みマスク データ制御ロジックの動作タイミング図である。図4に 示すように、データバス13に割込み終了データが送ら わち、緋御ロジック3は割込み(INT)信号101に 50 れてくると、割込み終了検知ロジック9で割込み終了信 号108をアクティブにする。ここで、割込み終了信号 108が送られできた時に割込みマスクデータ副御ロジ っクに入力される割込み要求信号105がアクティブの ままであったとする。しかるに、割込み終了信号108 と割込み要求信号105と割込みサービス信号109と により、割込みマスクデータ制御ロジック8は割込みマ スクデータ110を生成する。この割込みマスクデータ 110により割込みマスクレジスタ?を設定すれば、割 込み要求信号105がアクティブのままであったときに この割込み要求をマスクするので、優先順位の低い割込 る要求でも受け付けることができる。

【0019】図5は本発明の他の実施例を説明するための割込み料御装置における割込みマスクデータ副御ロジックの構成図である。図5に示すように、本実施例における割込みマスクデータ副御ロジック8は立上がり検出図路31、33、35と、立下がり後出図路32、34、36と、とれらの検出図路31、33、35の出力および割込み要求信号105の論理模をとるアンド景子24、25、26と、SRフリップフロップ37、38、39と、これらフリップフロップ37~39の出力26を一時記憶するラッチ21、22、23とにより構成される。

【0020】まず、割込み要求信号105が発生し、割込み調御装置1がマイクロプロセッサ14に対して割込みルーチンアドレス107を出力するところまでは、前途した一真施例と同じ動作である。この時、該当都込み要求レジスタ4はクリアされ、該当する割込みサービスレジスタ6はセットされるので、割込みマスクデータ制御ロジック8のブリップブロップ37はセットされる。しかる後、割込み終了データがマイクロプロセッサ14から通知されたとき、該当する割込み要求信号105がアクティブのままであると、かかるブリップフロップ30はセットされたままであるので、割込み終了信号108に同期して割込み要求信号105が禁止される。

【0021】次に、割込み終了データがマイクロプロセッサ14から通知される以前に、該当する割込み要求信号105がインアクティブになったとする。この場合、立下がり検出回路32,34,36で割込み要求信号105の立下がりを検知し、フリップフロップ37~39をリセットする。その後、該当する割込み要求信号105がインアクティブのままであれば、割込みマスクレジスタ7の内容は変更されず、連常の割込み制御を続ける。また、該当する割込み要求信号105がもう一度アクティブになった時でも、フリップフロップ37はリセットされたままであるので、該当する割込み要求は受け付けられる。

【9922】このように、本実施例は一つの割込み要求 【図8】 がアクティブになり且つ割込み制御装置】に受け付けら である。れた後、マイクロプロセッサ14からの割込み終了の通 【図9】 知を受ける以前にこの割込み要求が一度インアクティブ 50 である。

になり、もう一度前記部込み要求が発生してアクティブになったときにでも、前記部込み要求を禁止することな しに副御を続けることが出来るという利点を有する。 【0023】図6は図5に示す部込みマスクデータ制御

特開平6-83642

【0023】図6は図5に示す割込みマスクデータ制御 ロジックにおける割込み要求信号が一度もインアクティ ブにならなかったときの動作タイミンク図である。図6 に示すように、割込み要求信号105がマイクロブロセ ッサ14からの割込み終了データを受けるまでに一度も インアクティブにならなかった場合は、割込みマスクデ ータ110が出力される。

【0024】図7は図5に示す割込みマスクデータ制御ロジックにおける割込み要求信号が一度インアクティブになったときの動作タイミング図である。図7に示すように、割込み要求信号105がマイクロプロセッサ14からの割込み終了データを受けるまでに一度インアクティブになり、もう一度アクティブになった場合は、割込みマスクデータ110が出方されない。尚、111は図5におけるフリップフロップ37の出力である。

[0025]

20 【発明の効果】以上説明したように、本発明の割込み制御装置は、マイクロプロセッサからの割込み終了信号を検知する割込み終了検知ロジックと、この割込み終了検知ロジックの状態および割込み要求信号により割込み要求を禁止する割込みマスクデータ制御ロジックとを有することにより、優先度の高い割込み要求が連続して発生したときでも、マイクロプロセッサの命令により、割込み禁止情報を変更することないに優先順位の低い割込み要求を受け付けることができるという効果がある。

【図面の簡単な説明】

(図1) 本発明の一実施例を示す割込み制御装置のプロック図である。

【図2】図1に示す割込みマスクデータ制御ロジックの 構成図である。

【図3】図1に示す割込み終了検知ロジックの構成図である。

【図4】図1および図2に示す割込みマスクデータ制御ロジックの動作タイミング図である。

【図5】本発明の他の実験例を説明するための割込み制 御袋圏における割込みマスクデーを制御ロジッグの機成 40 図である。


【図6】図5に示す割込みマスクデータ割御ロジックにおける割込み要求信号が一度もインアクティブになるなかったときのタイミング図である。


【図7】図5に示す割込みマスクデータ制御ロジックに おける割込み要求信号が一度インアクティブになったと きの動作タイミング図である。


【図8】従来の一例を示す額込み制御鉄置のブロック図である。


【図9】図8に示す割込み翻御装置の動作タイミング図 う である。


特開平6-83642 (5) 【符号の説明】 *24~26 アンド寮子 割込み副砂糖屋 27~29 EXNOR条子 割込みルーチンアドレス発生ロジック ナンド衆子 料御ロジック 31. 33, 35 立上がり検出回路 割込み要求レジスタ 32. 34. 36 立下がり検出回路 フリップフロップ 5 優先決定ロジック 37~39 6 割込みサービスレジスタ 割込み (iNT) 位号 101 割込みマスクレジスタ 105 割込み要求信号 8 割込みマスクデータ副御ロジック 106 割込みルーチンアドレス発生信号 9 割込み終了検知ロジック 107 割込みルーチンアドレス 12 内部データバス 108 割込み終了信号 割込みゲービス信号 13 データバス 109 割込みマスクデータ 21~23 ラッチ 110 [図2] 【図3】 27 EXHOR新 109(01 108 108 108 HOSEDM 109(1) 205(I) BELLMATT-9 109 (U) MSin)















(10)

特開平6-83642



 $http://www6.ipdl.jpo.go.jp/tjcontentdb.ipdl?N0000=20\&N0400=image/gif\&N0401=/NS... \\ 03/10/23$